This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-067877

(43) Date of publication of application: 16.03.2001

(51)Int.CI.

G11C 11/409

G11C 11/407

(21)Application number : 11-245821

(71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

31.08.1999

(72)Inventor: TARUISHI TOSHINORI

MIYASHITA HIROMOTO


SHIBATA TAKESHI HORIGUCHI SHINJI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a semiconductor device for reducing power consumption due to such an external interface buffer as a data input buffer.

SOLUTION: The semiconductor device is provided with a data input buffer 3 for inputting write data to memory parts BNK0-NK3. In this case, after an instruction for writing to the memory parts is received, the data input buffer is changed from a non-active state to an active state. The data input buffer 3 is a differential input buffer with interface specifications, for example, conforming to the SSTL standard, is activated by the ON state of a power switch, allows a through current to flow, and inputs a signal by instantly following the small change in a small-amplitude signal. Since the input buffer 3 is



activated for the first time after receiving the instruction for writing operation to the memory part, the data input buffer 3 is activated in advance before the writing operation is instructed, thus reducing unneeded power consumption to be consumed.

e

h

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2001-67877 (P2001-67877A)

(43)公開日 平成13年3月16日(2001.3.16)

(51) Int.CL7

識別記号

ΡI

テーマコート*(参考)

G11C 11/409 11/407 G11C 11/34

354P 5B024

362S

審査請求 未請求 請求項の数17 OL (全 18 頁)

(21)出願番号

特顧平11-245821

(71)出願人 000005108

株式会社日立製作所

(22)出廣日

平成11年8月31日(1999.8.31)

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233088

日立デバイスエンジニアリング株式会社

千葉県茂原市早野3681番地

(72)発明者 垂石 敏伯

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(74)代理人 100089071

弁理士 玉村 静世


最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 データ入力バッファなどの外部インタフェースバッファによる電力消費を低減可能な半導体装置を提供する。

【解決手段】 メモリ部 (BNK 0~BNK 3)への書込みデータを入力可能なデータ入力バッファ (3)を有する半導体装置において、前記メモリ部に対する書込み動作の指示を受けた後に、データ入力バッファを非活性状態から活性状態に変化させる。前記データ入力バッファは、例えばSSTL準拠のインタフェース仕様を有する差動入力バッファであり、パワースイッチのオン状態によって活性状態にされ、貫通電流を流し、小振幅信号の微小な変化に即座に追従して信号を入力する。入力バッファはメモリ部に対する書込み動作の指示を受けて初めて活性状態にされるから、書き込み動作が指示される前に予めデータ入力バッファが活性状態にされて消費される無駄な電力消費が低減される。



Q

【特許請求の範囲】

【請求項1】 複数個のデータ端子と、前記複数個のデータ端子に対応して設けられる複数個のデータ入力バッファと、複数個のメモリセルを含むメモリ部とを含み、前記メモリ部に対する書込み動作の指示を受けた後に、前記データ入力バッファが非活性状態から活性状態に変化されるものであることを特徴とする半導体装置。

【請求項2】 複数個のデータ端子と、前記複数個のデータ端子に対応して設けられる複数個のデータ入力バッファと、クロック信号を受けるクロック端子と、複数個 10のメモリセルを含むメモリ部とを含み、

前記複数個のメモリセルに対するデータの書込み動作及 び前記メモリセルからのデータ読み出し動作は、前記クロック信号に応答して行なわれるクロック同期式の半導 体装置であって、

前記複数個のメモリセルに対するデータ書込み動作を指示するコマンドを受け付けた後に、前記データ入力バッファが非活性状態から活性状態に変化されるものであることを特徴とする半導体装置。

【請求項3】 前記データ入力バッファは、SSTL規 20 格に準拠したインタフェース仕様を有して成るものであ ることを特徴とする請求項1又は2記載の半導体装置。

【請求項4】 前記データ入力バッファは、差動入力バッファであり、前記差動入力バッファはそのパワースイッチのオン状態によって活性状態にされ、オフ状態によって非活性状態にされるものであることを特徴とする請求項1又は2記載の半導体装置。

【請求項5】 前記データ入力バッファには、前記コマンドによる書き込み動作の指示が行われた前記クロック信号周期の後のクロック信号周期からのデータストロー 30 ブ信号に同期するデータの供給が規定されていることを特徴とする請求項3又は4記載の半導体装置。

【請求項6】 前記データ入力バッファから入力された データをラッチするデータラッチ回路を有し、前記デー タラッチ回路は、前記データストローブ信号の立ち上が り及び立ち下がりの各変化に同期して前記データ入力バッファに入力されたデータを順次ラッチして前記データ ストローブ信号の1サイクル以上を単位に前記メモリセルに並列に供給可能とするものであることを特徴とする 請求項5記載の半導体装置。

【請求項7】 前記データ入力バッファは書込みコマンドによる書込み動作の終了に同期して活性状態から非活性状態に制御されるものであることを特徴とする請求項1又は2記載の半導体装置。

【請求項8】 前記データ入力バッファは書込みコマンドによる書込み動作の最後の書込みデータが前記データラッチ回路にラッチされるのを待って、活性状態から非活性状態に制御されるものであることを特徴とする請求項6記載の半導体装置。

【請求項9】 複数個のデータ端子と、前記複数個のデ 50 ンドによる書込み動作の最後の書込みデータが前記第2

ータ端子に対応して設けられる複数個のデータ入力バッファと、クロック信号を受けるクロック端子と、選択端子がワード線に接続されデータ入出力端子がビット線に接続された複数個のメモリセルと、前記メモリセルに対するデータ書込み動作及びデータ読み出し動作をクロック信号に同期させて制御する制御回路と、を含み、

前記制御回路は、カラムアドレスによるビット線を指定 したデータ書込み動作がライトコマンドによって指示され、このライトコマンドを受け付けた後に、前記データ 入力バッファを非活性状態から活性状態に変化させるも のであることを特徴とする半導体装置。

【請求項10】 前記制御回路は、更に、ロウアドレスによるワード線選択動作がバンクアクティブコマンドによって指示され、カラムアドレスによるビット線を指定したデータ読み出し動作がリードコマンドによって指示され、ワード線の初期化がプリチャージコマンドによって指示されるされるものであることを特徴とする請求項9記載の半導体装置。

【請求項11】 前記制御回路は、前記バンクアクティブコマンド又はリードコマンドを受け付けても非活性状態のデータ入力バッファの状態を不変とするものであることを特徴とする請求項10記載の半導体装置。

【請求項12】 前記データ入力バッファは、差動入力 バッファであり、前記差動入力バッファはそのパワース イッチのオン状態によって活性状態にされ、オフ状態に よって非活性状態にされるものであることを特徴とする 請求項10又は11記載の半導体装置。

【請求項13】 前記データ入力バッファには、前記ライトコマンドによる書き込み動作の指示が行われた前記クロック信号周期の後のクロック信号周期からのデータストローブ信号に同期するデータの供給が規定されていることを特徴とする請求項12記載の半導体装置。

【請求項14】 前記データ入力バッファから入力されたデータを前記データストローブ信号の立ち上がり変化に同期してラッチする第1のデータラッチ回路と、前記データ入力バッファから入力されたデータを前記データストローブ信号の立ち下がり変化に同期してラッチする第2のデータラッチ回路と、前記第1のデータラッチ回路にラッチされたデータを前記データストローブ信号の立ち下がり変化に同期してラッチする第3のデータラッチ回路とを有し、前記第2のデータラッチ回路及び第3のデータラッチ回路の出力を並列させて前記メモリ部に供給可能とするものであることを特徴とする請求項13

【請求項15】 前記データ入力バッファは書込みコマンドによる書込み動作の終了に同期して活性状態から非活性状態に制御されるものであることを特徴とする請求項12記載の半導体装置。

記載の半導体装置。

【請求項16】 前記データ入力バッファは書込みコマンドによる書込み動作の最後の書込みデータが前記第2

3

及び第3のデータラッチ回路にラッチされるのを待って、活性状態から非活性状態に制御されるものであることを特徴とする請求項12記載の半導体装置。

【請求項17】 複数個のアドレス入力端子と、前記複数個のアドレス入力端子に対応して設けられる複数個のアドレス入力バッファと、クロック信号を受けるクロック端子と、選択端子がワード線に接続されデータ入出力端子がビット線に接続された複数個のメモリセルと、前記メモリセルに対するデータ書込み動作及びデータ読み出し動作をクロック信号に同期させて制御する制御回路 10と、を含み、

前記制御回路は、ロウアドレスによるワード線選択動作がバンクアクティブコマンドによって指示され、カラムアドレスによるビット線を指定したデータ読み出し動作がリードコマンドによって指示され、カラムアドレスによるビット線を指定したデータ書込み動作がライトコマンドによって指示され、ワード線の初期化がプリチャージコマンドによって指示され、前記バンクアクティブコマンド、前記リードコマンド又は前記ライトコマンドを受け付けた後に、前記アドレス入力バッファを非活性状を助ら活性状態に変化させ、その後、前記クロック信号に同期する一定サイクル期間の経過を持ってアドレス入力バッファを活性状態から非活性状態に変化させるものであることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、動作を指示するコマンドの入力後に当該コマンドの実行に利用される情報が供給される半導体装置における前記情報の入力技術に関し、例えば、DDR (Double Data Ra 30 te)動作可能なSDRAM (Synchronous Dynamic Random Access Memory)に適用して有効な技術に関する。

[0002]

【従来の技術】動作の高速化に伴ってSDRAMなどの外部インタフェースもSSTL(Stub Series Terminated Tranceiver Logic)のような小振幅信号インタフェースに移りつつある。前記SSTL仕様のインタフェースの入力バッファにはカレントミラー負荷を備えた差動増幅回路が広40く採用されている。差動増幅回路は活性状態において常時貫通電流が流れるので、相補型MOS回路で成るCMOS入力バッファに比べて電力消費が大きくなるが、微小信号を高速に入力することができる。

【0003】SDRAMのような同期式メモリは、その動作タイミングが外部からのシステムクロック信号のような外部クロック信号に基づいて制御される。この種の同期式メモリは、外部クロック信号の利用によって内部動作のタイミング設定が比較的容易となり、比較的高速動作が可能となる、という特徴を持つ。

【0004】ここで、SDRAMとしては、データの入力及び出力が外部クロック信号の立ち上りエッジに同期されて行われるいわゆるSDR(Single DataRate)形式のSDRAMと、データの入力及び出力が外部クロック信号の立ち上りエッジ及び立ち下がりエッジの双方に同期して行われる所謂DDR形式のSDRAMとが知られている。

【0005】SDR形式のSDRAMとDDR形式のSDRAMとは、書込みデータの入力タイミング制御が相違されている。SDR形式のSDRAMにおいては、外部からの書込み動作の指示と同じクロック信号周期において外部からのデータの供給が規定される。したがって、バンクアクティブコマンドに続くライトコマンドによってライト動作が指示されると同時にライトデータが供給されるから、ライトコマンドを受け付けた後にデータ入力バッファを活性化していたのでは、ライトコマンドと共にクロック信号に同期して供給される書込みデータの入力が間に合わない。これにより、データ入力バッファは、ロウアドレス系の動作を指示するバンクアクティブコマンドを受け付けた時点で、活性化される。

【0006】これに対してDDR形式のSDRAMにおいては外部からの書込み動作の指示が行われたクロック信号周期の後のクロック信号周期から、データストローブ信号に同期する外部からのデータの供給が規定されている。データストローブ信号はデータ出力にも利用され、そのようなデータストローブ信号を用いることにより、メモリボード上の夫々のSDRAMに対してデータの伝播遅延とデータストローブ信号の伝播遅延とを適当に設定しておくことにより、メモリボード上でのメモリコントローラからSDRAMへの遠近に依存するデータアクセス時間のばらつきを小さくすることが比較的簡単になる。

[0007]

【発明が解決しようとする課題】本発明者はDDR形式 のSDRAMにおけるデータ入力バッファの活性化制御 に付いて検討した。これによれば、DDR形式のSDR AMにおいてもSDR形式と同様に、バンクアクティブ コマンドに応答してデータ入力バッファを活性化してし まうと、その後、例えばプリチャージコマンドが受け付 けられるまでデータ入力バッファが活性状態に維持さ れ、バンクアクティブコマンドからライトコマンドが発 行されるまでの間、データ入力バッファで無駄な電力を 消費することが、本発明者によって明らかにされた。ま た、バンクアクティブコマンドの後に、ライトコマンド が発行されるとは限らず、リードコマンドしか発行され なかった場合には、データ入力バッファの活性状態は、 結果として、全く無駄になり、それによる電力消費も完 全に無駄であることが本発明者によって明らかにされ た。特に、DDR-SDRAMのデータ入力バッファの 50 SSTLインタフェースを採用することがJEDEC

(Joint Electron Device En gineering Council)で規定されてお り、これに準拠するような場合を考慮すれば、SSTL インタフェースにおける入力バッファの活性化制御タイ ミングはDDR-SDRAMの低消費電力を図る上で大 きな要素になることが本発明者によって見出された。

【0008】本発明の目的は、データ入力バッファなど の外部インタフェースバッファによる電力消費を低減可 能な半導体装置を提供することにある。

【0009】本発明の別の目的は、低消費電力を企図し 10 たDDR形式のSDRAMに好適な半導体装置を提供す ることにある。

【0010】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0011]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

カ可能なデータ入力バッファを有する半導体装置におい て、前記メモリ部に対する書込み動作の指示を受けた後 に、データ入力バッファを非活性状態から活性状態に変 化させる。

【0013】前記半導体装置は、特に制限されないが、 複数個のメモリセルに対するデータの書込み動作及び前 記メモリセルからのデータ読み出し動作を、クロック信 号に応答して行なうクロック同期式の半導体装置、例え ば、SDRAMである。

【0014】前記データ入力バッファは、例えばSST 30 L規格に準拠したインタフェース仕様を有する差動入力 バッファであり、当該バッファはそのパワースイッチの オン状態によって活性状態にされ、オフ状態によって非 活性状態にされる。前記差動入力バッファに代表される 入力バッファは、その活性状態において貫通電流を流 し、小振幅入力信号の微小な変化にも即座に追従して入 力信号を後段に伝達可能にされる。

【0015】そのような入力バッファは前記メモリ部に 対する書込み動作の指示を受けて初めて活性状態にされ るから、書き込み動作が指示される前に予めデータ入力 40 バッファが活性状態にされて消費される無駄な電力消費 が低減される。

【0016】前記半導体装置の好適な例であるSDRA Mの場合、メモリセルに対するデータ書き込み動作及び データ読み出し動作を制御する制御回路は、カラムアド レスによるビット線を指定したデータ書込み動作がライ トコマンドによって指示され、ロウアドレスによるワー ド線選択動作がバンクアクティブコマンドによって指示 され、カラムアドレスによるビット線を指定したデータ

ド線の初期化がプリチャージコマンドによって指示され るされるものであり、このライトコマンドを受け付けた 後に、前記データ入力バッファを非活性状態から活性状 態に変化させ、前記パンクアクティブコマンド又はリー ドコマンドを受け付けても非活性状態のデータ入力バッ ファの状態を不変とする。このように、バンクアクティ ブコマンドやリードコマンドによる指示ではデータ入力 バッファを活性化しないから、バンクアクティブの後、 全くライトコマンドが指示され無ければ、データ入力バ ッファでは何ら無駄な電力消費は行われない。

【0017】半導体装置がDDR形式のSDRAMのよ うに、ライトコマンドによる書き込み動作の指示が行わ れた前記クロック信号周期の後のクロック信号周期から のデータストローブ信号に同期するデータの供給が規定 されている場合、半導体装置は、例えば、前記データ入 力バッファの次段にデータラッチ回路を有し、前記デー タストローブ信号に同期して供給されるデータを、前記 データラッチ回路が、前記データストローブ信号に同期 してラッチする。半導体装置におけるそのようなデータ 【0012】すなわち、メモリ部への書込みデータを入 20 入力仕様は、一つの観点からすれば、クロック同期の書 き込みコマンドによる書き込み動作の指示の後にデータ 入力バッファを活性化しても書き込みデータの入力取り こぼしが発生しないことを保証する。

> 【0018】DDR形式のSDRAMのように、クロッ ク信号に同期したデータストローブ信号の立ち上がり及 び立ち下がりの両方のエッジに夫々同期してデータの入 出力を可能にする場合、前記データラッチ回路は、例え ば、前記データストローブ信号の立ち上がり及び立ち下 がりの各変化に同期して前記データ入力バッファに入力 されたデータを順次ラッチして前記データストローブ信 号の1サイクル以上を単位に前記メモリセルに並列に供 給可能とする。更に具体的な態様のデータラッチ回路 は、前記データ入力バッファから入力されたデータを前 記データストローブ信号の立ち上がり変化に同期してラ ッチする第1のデータラッチ回路と、前記データ入力バ ッファから入力されたデータを前記データストローブ信 号の立ち下がり変化に同期してラッチする第2のデータ ラッチ回路と、前記第1のデータラッチ回路にラッチさ れたデータを前記データストローブ信号の立ち下がり変 化に同期してラッチする第3のデータラッチ回路とを有 し、前記第2のデータラッチ回路及び第3のデータラッ チ回路の出力を並列させて前記メモリ部に供給可能とす るものである。

【0019】一旦書き込みデータがデータ入力バッファ から内部に取り込まれれば、未だ書き込み動作が完了さ れていなくても、最早データ入力バッファを活性状態に 保つ必然性は無い。したがって、データ入力バッファの 低消費電力を最優先とするなら、書込みコマンドによる 書込み動作の最後の書込みデータが前記第2及び第3の 読み出し動作がリードコマンドによって指示され、ワー 50 データラッチ回路にラッチされるのを待って、前記デー

タ入力バッファを活性状態から非活性状態へ遷移させて もよい。この制御はデータストローブ信号に同期させて 行うことができるが、データストローブ信号に対する書 き込みデータのセットアップ・ホールドタイムとの関係 が不所望に変動するような場合にも書き込み動作の信頼 性を維持させようとするならば、書込みコマンドによる 書込み動作の終了に同期させて、前記データ入力バッフ ァを活性状態から非活性状態に遷移させるようにすれば よい。

【0020】前記データ入力バッファと同様の観点に立 10 った入力バッファ制御はアドレス入力バッファ等にも適 用することができる。例えば、複数個のアドレス入力端 子と、前記複数個のアドレス入力端子に対応して設けら れる複数個のアドレス入力バッファと、クロック信号を 受けるクロック端子と、選択端子がワード線に接続され データ入出力端子がビット線に接続された複数個のメモ リセルと、前記メモリセルに対するデータ書込み動作及 びデータ読み出し動作をクロック信号に同期させて制御 する制御回路と、を含む半導体装置を一例とすれば、前 記制御回路は、ロウアドレスによるワード線選択動作が 20 バンクアクティブコマンドによって指示され、カラムア ドレスによるビット線を指定したデータ読み出し動作が リードコマンドによって指示され、カラムアドレスによ るビット線を指定したデータ書込み動作がライトコマン ドによって指示され、ワード線の初期化がプリチャージ コマンドによって指示され、前記バンクアクティブコマ ンド、前記リードコマンド又は前記ライトコマンドを受 け付けた後に、前記アドレス入力バッファを非活性状態 から活性状態に変化させ、その後、前記クロック信号に バッファを活性状態から非活性状態に変化させればよ

[0021]

【発明の実施の形態】《DDR-SDRAMの概要》図 1には本発明に係る半導体装置の一例としてDDR形式 のSDRAM (DDR-SDRAM) が示される。同図 に示されるDDR-SDRAMは、特に制限されない が、公知のMOS半導体集積回路製造技術によって単結 **晶シリコンのような一つの半導体基板に形成されてい** る。

【0022】DDR-SDRAM1は、特に制限されな いが、4個のメモリバンクBNKO~BNK3を有す る。図示を省略するが、夫々のメモリバンクBNKO~ BNK 3は、特に制限されないが、夫々4個のメモリマ ットを有し、各メモリマットは、2個のメモリアレイに よって構成される。一方のメモリアレイはカラムアドレ ス信号の最下位ビットが論理値 "0" に応ずるデータの 格納領域に割当てられ、他方のメモリアレイはカラムア ドレス信号の最下位ビットが論理値"1"に応ずるデー タの格納領域に割当てられる。メモリバンクのメモリマ 50 する。アドレス入力端子AO〜A14はアドレスバッフ

ット及びメモリアレイの分割構造は上記には制限され ず、それ故、本明細書では、特に注釈をしない限り、個 々のメモリバンクは夫々1個のメモリマットから構成さ れている如く説明する。

8

【0023】前記夫々のメモリバンクBNK O〜BNK 3のメモリマットは、マトリクス配置されたダイナミッ ク型のメモリセルMCを備え、図に従えば、同一列に配 置されたメモリセルMCの選択端子は列毎のワード線W しに結合され、同一行に配置されたメモリセルのデータ 入出力端子は行毎に相補ビット線BL,BLの一方のビ ット線BLに結合される。同図にはワード線WLと相補 ビット線BLは一部だけが代表的に示されているが、実 際にはマトリクス状に多数配置され、センスアンプを中 心とした折り返しビット線構造を有している。

【0024】前記メモリバンクBNK0~BNK3毎 に、ロウデコーダRDECO~RDEC3、データ入出 カ回路DIOO~DIO3、カラムデコーダCDECO ~CDEC3が設けられている。

【0025】上記メモリマットのワード線WLは、メモ リバンクBNK0~BNK3毎に設けられたロウデコー ダRDECO~RDEC3によるロウアドレス信号のデ コード結果に従って選ばれて選択レベルに駆動される。 【0026】前記データ入出力回路DIOO~DIO3 は、センスアンプ、カラム選択回路、及びライトアンプ を有する。センスアンプは、メモリセルMCからのデー 夕読出しによって夫々の相補ビット線BL、BLに現れ る微小電位差を検出して増幅する増幅回路である。前記 カラム選択回路は、相補ビット線BL,BLを選択して 相補共通データ線のような入出力バス2に導通させるた 同期する一定サイクル期間の経過を待ってアドレス入力 30 めのスイッチ回路である。カラム選択回路はカラムデコ ーダCDECO~CDEC3のうち対応するものによる カラムアドレス信号のデコード結果に従って選択動作さ れる。ライトアンプは書き込みデータに従って、カラム スイッチ回路を介して相補ビット線BL,BLを差動増 幅する回路である。

> 【0027】前記入出力バス2にはデータ入力回路3及 びデータ出力回路4が接続される。データ入力回路3は 書込みモードにおいて外部から供給される書込みデータ を入力して前記入出力バス2に伝達する。前記データ出 40 力回路4は、読み出しモードにおいてメモリセルMCか ら入出力バス2に伝達された読み出しデータを入力して 外部に出力する。前記データ入力回路3の入力端子と前 記データ出力回路4の出力端子は、特に制限されない が、16ビットのデータ入出力端子DQO~DQ15に 結合される。便宜上、SDRAM1が外部と入出力する データにもDQ0~DQ15の参照符号を付して説明す

【0028】DDR-SDRAM1は、特に制限されな いが、15ビットのアドレス入力端子A0~A14を有 ァ5に結合される。前記アドレスバッファ5にマルチプレクス形態で供給されるアドレス情報の内、ロウアドレス信号AX0~AX12はロウアドレスラッチ6に、カラムアドレス信号AY0~AY11はカラムアドレスラッチ7に、バンク選択信号とみなされるバンクセレクト信号AX13、AX14はバンクセレクタ8に、そして、モードレジスタ設定情報A0~A14はモードレジスタ9に、供給される。

【0029】4個のメモリバンクBNK0~BNK3は 述するコ 2ビットのバンク選択信号AX13,AX14の論理値 10 される。 にしたがってバンクセレクタ8で動作が選択される。即 【003 ち、動作が選択されたメモリバンクだけがメモリ動作可 ウンモー 能にされる。例えば、センスアンプ、ライトアンプ、及 ル信号で びカラムデコーダ等は動作が非選択のメモリバンクでは てデータ 活件化されない。 グロック

【0030】ロウアドレスラッチ6にラッチされたロウ アドレス信号AX0~AX12はロウアドレスデコーダ RDEC0~RDEC3に供給される。

【0031】カラムアドレスラッチ7にラッチされたカラムアドレス信号AY0~AY11は、カラムアドレス 20カウンタ10にプリセットされて前記カラムアドレスデコーダCDEC0~CDEC3に供給される。連続的なメモリアクセスであるバーストアクセスが指示されている場合、その連続回数 (バースト数) 分だけ、カラムアドレスカウンタ10がインクリメント動作されて、カラムアドレス信号が内部で生成される。

【0032】リフレッシュカウンタ11は記憶情報のリフレッシュ動作を行なうロウアドレスを自ら生成するアドレスカウンタである。リフレッシュ動作が指示されたとき、リフレッシュカウンタ11から出力されるロウア 30ドレス信号に従ってワード線WLが選択されて記憶情報のリフレッシュが行なわれる。

【0033】制御回路12は、特に制限されないが、クロック信号CLK、CLKb、クロックイネーブル信号CKE、チップセレクト信号CSb(サフィックスbはそれが付された信号がローイネーブルの信号又はレベル反転信号であることを意味する)、カラムアドレスストローブ信号CASb、ロウアドレスストローブ信号RASb、ライトイネーブル信号WEb、データマスク信号DMU、DML、及びデータストローブ信号DQSなど40の外部制御信と共に、モードレジスタ9から所定の情報が入力される。DDR-SDRAM1の動作はそれら入力信号の状態の組み合わせによって規定されるコマンドで決定され、制御回路12は、そのコマンドで指示される動作に応じた内部タイミング信号を形成するための制御ロジックを有する。

【0034】クロック信号CLK、CLKbはSDRA Mのマスタクロックとされ、その他の外部入力信号は当 該クロック信号CLKの立ち上がりエッジに同期して有 意とされる。 10

【0035】チップセレクト信号CSbはそのローレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号がハイレベルのとき(チップ非選択状態)その他の入力は意味を持たない。但し、後述するメモリバンクの選択状態やバースト動作などの内部動作はチップ非選択状態への変化によって影響されない。

【0036】RASb、CASb、WEbの各信号は通常のDRAMにおける対応信号とは機能が相違され、後述するコマンドサイクルを定義するときに有意の信号とされる。

【0037】クロックイネーブル信号CKEはパワーダウンモード及びセルフリフレッシュモードのコントロール信号であり、パワーダウンモード(SDRAMにおいてデータリテンションモードでもある)とする場合にはクロックイネーブル信号CKEはローレベルとされる。【0038】データマスク信号DMU、DMLは入力した書込みデータに対するバイト単位のマスクデータであり、データマスク信号DMUのハイレベルは書込みデータの上位バイトによる書込み抑止を指示し、データマスク信号DMLのハイレベルは書込みデータの下位バイトによる書込み抑止を指示する。

【0039】前記データストローブ信号DQSは書込み 動作時にライトストローブ信号として外部から供給され る。即ち、クロック信号CLKに同期して書き込み動作 が指示されたとき、その指示が行われた前記クロック信 号周期の後のクロック信号周期からのデータストローブ 信号DQSに同期するデータの供給が規定されている。 読み出し動作時には前記データストローブ信号DQSは リードストローブ信号として外部に出力される。即ち、 データの読み出し動作では読み出しデータの外部出力に 同期してデータストローブ信号が変化される。そのため にDLL(Delayed Lock Loop)回路 13及びDQS出力バッファ14が設けられている。D LL回路13は、半導体装置1が受けるクロック信号C LKとデータ出力回路4によるデータの出力タイミング を同期させるために、データ出力動作制御用のクロック 信号(リード動作時におけるデータストローブ信号DQ Sと同相の制御クロック信号) 15の位相を整えるもの である。DLL回路13は、特に制限されないが、レプ リカ回路技術と、位相同期技術とによって、内部回路の 信号伝播遅延時間特性を補償し得る内部クロック信号1 5を再生し、これにより、内部クロック信号 1 5に基づ いて出力動作されるデータ出力回路4は、外部クロック 信号CLKに確実に同期したタイミングでデータを出力 することが可能とされる。DQSバッファ14は前記内 部クロック信号15と同相でデータストローブ信号DQ Sを外部に出力する。

【0040】前記ロウアドレス信号(AX0~AX1 2)は、クロック信号CLKの立ち上がりエッジに同期 50 する後述のロウアドレスストローブ・バンクアクティブ コマンド (アクティブコマンド) サイクルにおけるアドレス入力端子A0~A12のレベルによって定義される。このアクティブコマンドサイクルにおいて、アドレス入力端子A13、A14から入力される信号AX13、AX14はバンク選択信号とみなされ、A13=A14="0"のときはバンクBNK0、A13="1"、A14="0"のときはバンクBNK1、A13="0"、A14="1"のときはバンクBNK2、A13="1"、A14="1"のときはバンクBNK2、A13="1"、A14="1"のときはバンクBNK3が選択される。このようにして選択されたメモリバンりはリードコマンドによるデータ読み出し、ライトコマンドによるデータ書込み、プリチャージコマンドによるアリチャージの対象にされる。

【0041】前記カラムアドレス信号(AYO〜AY1 1)は、クロック信号CLKの立ち上がりエッジに同期 する後述のカラムアドレス・リードコマンド(リードコ マンド)サイクル、カラムアドレス・ライトコマンド (ライトコマンド) サイクルにおける端子AO〜A11 のレベルによって定義される。これによって指定された カラムアドレスはバーストアクセスのスタートアドレス 20 とされる。

【0042】DDR-SDRAM1には、特に制限されないが、以下の〔1〕~〔9〕等のコマンドが予め規定されている。

【0043】〔1〕モードレジスタセットコマンドは、 上記モードレジスタ9をセットするためのコマンドである。このコマンドは、CSb, RASb, CASb, W Eb=ローレベルによって指定され、セットすべきデータ(レジスタセットデータ)はA0~A14を介して与えられる。レジスタセットデータは、特に制限されない 30が、バーストレングス、CASレイテンシー、バーストタイプなどとされる。設定可能なバーストレングスは、特に制限されないが、2,4,8,とされ、設定可能なCASレイテンシーは、特に制限されないが、2,2.5とされる。

【0044】上記CASレイテンシーは、後述のカラムアドレス・リードコマンドによって指示されるリード動作においてCASbの立ち下がりからデータ出力回路4の出力動作までにクロック信号CLKの何サイクル分を費やすかを指定するものである。読出しデータが確定す 40るまでにはデータ読出しのための内部動作時間が必要とされ、それをクロック信号CLKの使用周波数に応じて設定するためのものである。換言すれば、周波数の高いクロック信号CLKを用いる場合にはCASレイテンシーを相対的に大きな値に設定し、周波数の低いクロック信号CLKを用いる場合にはCASレイテンシーを相対的に小さな値に設定する。

【0045】〔2〕ロウアドレスストローブ・バンクア 作と同様に行われる。但し、ライト動作にはCASレイクティブコマンは、ロウアドレスストローブの指示とA デンシーの設定はなく、ライトデータの取り込は、当該13、A14によるメモリバンクの選択を有効にするコ 50 カラムアドレス・ライトコマンドサイクルからクロック

マンドであり、CSb, RASb=ローレベル ("0")、CASb, WEb=ハイレベル("1") によって指示され、このときA0~A12に供給される アドレスがロウアドレス信号とされ、A13, A14に 供給される信号がメモリバンクの選択信号として取り込 まれる。取り込み動作は上述のようにクロック信号CL Kの立ち上がりエッジに同期して行われる。例えば、当 該コマンドが指定されると、それによって指定されるメ モリバンクにおけるワード線が選択され、当該ワード線 に接続されたメモリセルが夫々対応する相補データ線に 導通される。

12

【0046】〔3〕カラムアドレス・リードコマンド は、バーストリード動作を開始するために必要なコマン ドであると共に、カラムアドレスストローブの指示を与 えるコマンドであり、CSb, CASb, =ロウレベ ル、RASb、WEb=ハイレベルによって指示され、 このときAO~A11に供給されるアドレスがカラムア ドレス信号として取り込まれる。これによって取り込ま れたカラムアドレス信号はバーストスタートアドレスと してカラムアドレスカウンタ10にプリセットされる。 これによって指示されたバーストリード動作において は、その前にロウアドレスストローブ・バンクアクティ ブコマンドサイクルでメモリバンクとそれにおけるワー ド線の選択が行われており、当該選択ワード線のメモリ セルは、クロック信号CLKに同期してカラムアドレス カウンタ10から出力されるアドレス信号に従って、例 えば32ビット単位で順次メモリバンクで選択され、デ ータストローブ信号DQSの立ち上がり及び立ち下がり に同期して16ビット単位で外部に連続的に出力され る。連続的に読出されるデータ数(ワード数)は上記バ ーストレングスによって指定された個数とされる。ま た、データ出力回路4からのデータ読出し開始は上記C ASレイテンシーで規定されるクロック信号CLKのサ イクル数を待って行われる。

【0047】〔4〕カラムアドレス・ライトコマンドは、ライト動作の態様としてモードレジスタ9にバーストライトが設定されているときに当該バーストライト動作を開始するために必要なコマンドとされる。更に当該コマンドは、バーストライトにおけるカラムアドレスストローブの指示を与える。当該コマンドは、CSb, CASb, WEb, =ロウレベル、RASb=ハイレベルによって指示され、このときA0~A11に供給されるアドレスがカラムアドレス信号として取り込まれる。これによって取り込まれたカラムアドレスとしてカラムアドレスカウンタ10に供給される。これによって指示されたバーストライト動作の手順もバーストリード動作と同様に行われる。但し、ライト動作にはCASレイテンシーの設定はなく、ライトデータの取り込は、当該カラムアドレス・ライトコマンドサイクルからクロック

信号CLKの1サイクル遅れてデータストローブ信号D QSに同期して開始される。

【0048】 〔5〕 プリチャージコマンドは、A13, A14によって選択されたメモリバンクに対するプリチ ャージ動作の開始コマンドとされ、CSb、RASb、 WEb, =ロウレベル、CASb=ハイレベルによって 指示される。

【0049】〔6〕オートリフレッシュコマンドは、オ ートリフレッシュを開始するために必要とされるコマン ドであり、CSb、RASb、CASb=ロウレベル、 WEb, CKE=ハイレベルによって指示される。これ によるリフレッシュ動作はCBRリフレッシュと同様で ある。

【0050】 (7) セルフリフレッシュエントリコマン ドが設定されると、CKEがローレベルにされている 間、セルフリフレッシュ機能が働き、その間、外部から リフレッシュの指示を与えなくても自動的に所定のイン ターバルでリフレッシュ動作が行なわれる。

【0051】[8]バーストストップ・コマンドは、バ ーストリード動作を停止させるために必要なコマンドで 20 あり、バーストライト動作では無視される。このコマン ドは、CASb、WEb=ローレベル、RASb、CA Sb=ハイレベルによって指示される。

【0052】[9] ノーオペレーションコマンドは、実 質的な動作を行わないことを指示するコマンドであり、 CSb=ローレベル、RASb, CASb, WEb=ハ イレベルによって指示される。

【0053】DDR-SDRAM1においては、一つの メモリバンクでバースト動作が行われているとき、その 途中で別のメモリバンクを指定して、ロウアドレススト 30 ローブ・バンクアクティブコマンドが供給されると、当 該実行中の一方のメモリバンクでの動作に何等影響を与 えることなく、当該別のメモリバンクにおけるロウアド レス系の動作が可能にされる。即ち、バンクアクティブ コマンドなどによって指定されるロウアドレス系動作と カラムアドレス・ライトコマンドなどによって指定され るカラムアドレス系動作とは、相違するメモリバンク間 で並列可能になっている。したがって、データ入出力端 子DQ0~DQ15においてデータが衝突しない限り、 処理が終了していないコマンドの実行中に、当該実行中 40 のコマンドが処理対象とするメモリバンクとは異なるメ モリバンクに対するプリチャージコマンド、ロウアドレ スストローブ・バンクアクティブコマンドを発行して、 内部動作を予じめ開始させることが可能である。

【0054】以上の説明より明らかなように、DDR-SDRAM1は、クロック信号CLKに同期するデータ ストローブ信号DQSの立ち上がり及び立ち下がりの両 エッジに同期したデータ入出力が可能にされ、クロック 信号CLKに同期してアドレス、制御信号を入出力でき るため、DRAMと同様の大容量メモリをSRAMに匹 50 に結合されたnチャンネル型パワースイッチMOSトラ

敵する高速で動作させることが可能であり、また、選択 された1本のワード線に対して幾つのデータをアクセス するかをバーストレングスによって指定することによっ て、内蔵カラムアドレスカウンタ10で順次カラム系の 選択状態を切換えていって複数個のデータを連続的にリ ード又はライトできる。

【0055】 《SSTLインタフェース》 前記DDRー SDRAM1において、特に制限されないが、上記のク ロック信号CLK、反転クロック信号CLKb、クロッ 10 クイネーブル信号CKE、チップ選択信号CSb、RA S信号RASb、CAS信号CASb、ライトイネーブ ル信号WEb、アドレス入力信号AO~A14、データ マスク信号DM、及びデータストローブ信号DQSを受 ける入力バッファ、前記データ入力回路3のデータ入力 バッファ、データ出力回路4のデータ出力バッファのイ ンタフェースは例えば公知のSSTL2(クラスII) 規格に準拠される。

【0056】図2にはSSTL2(クラスII)の回路 構成例が示される。特性インピーダンス50Ωの伝送線 20は基準電圧VREFでプルアップされ、例えばメモ リコントローラやSDRAMなどに接続され、SDRA Mの入力バッファは差動入力バッファ21とされ、差動 入力の一方に伝送線20が結合され、他方に基準電圧V REFが印加され、イネーブル信号DIEでパワースイ ッチ22が活性化制御される。電源電圧VDDは例えば 3. 3V、回路の接地電圧VSSは0Vである。出力バ ッファは電源電圧VDDQ=2.5Vと接地電圧VSS とを動作電源とするCMOSインバータを出力段に備え る。メモリコントローラは前記インタフェース仕様を満 足するドライバとレシーバを有し、ドライバが伝送線2 0を駆動し、レシーバが伝送線20からのデータを入力

【0057】図3には前記SSTL2(クラス2)にお ける信号の規格が例示されている。SSTL2規格で は、1.25ボルトのような基準電位(VREF)に対 して0.35V以上高い1.6ボルト以上のレベルがH レベルとみなされ、かかる基準電位に対して0.35V 以下のレベルすなわち0.90ボルト以下のレベルがし レベルとみなされる。上記具体的なレベルは典型例であ り、例えばSSTL3規格に適合するようなレベルであ ってもよい。

【0058】図4には前記SSTLに準拠した差動入力 バッファの具体例として前記データ入力回路3の入力初 段バッファが示される。この差動入力バッファ30は、 pチャンネル型MOSトランジスタMp1, Mp2から 成るカレントミラー負荷と、前記MOSトランジスタM p1, Mp2のドレインに結合されたnチャンネル型の 差動入力MOSトランジスタMn3,Mn4と、前記差 動入力MOSトランジスタMn3,Mn4の共通ソース ンジスタMn5とから成る差動増幅回路を有する。

【0059】一方の差動入力MOSトランジスタMn3 のゲートはデータ端子DQj (j=0~15)に、他方 の差動入力MOSトランジスタMn4のゲートは基準電 圧VREFに結合される。差動増幅回路の出力ノードは pチャンネル型プリチャージMOSトランジスタMp6 によって選択的に電源電圧VDDにプリチャージ可能に され、当該ノードの信号はインバータ31を介して反転 出力される。

【0060】DIEは差動入力バッファ30のイネーブ 10 ル制御信号であり、前記パワースイッチMOSトランジ スタと前記プリチャージMOSトランジスタMp6のゲ ートに供給される。 イネーブル制御信号DIEのハイレ ベルによって差動入力バッファが活性化される。この活 性状態において差動増幅回路には動作電流が流れ、基準 電圧VREFを中心に端子DQjの信号レベルとの微小 電位差を即座に増幅する。差動増幅故に、端子DQjか らの信号入力動作は高速である。前記イネーブル制御信 号D I Eのローレベルによって差動入力バッファが非活 性化される。差動入力バッファの非活性状態において差 20 動増幅回路では電力消費はなく、また、オン状態のプリ チャージMOSトランジスタMp6の作用によってイン バータ31の出力もローレベルに強制される。

【0061】前記イネーブル制御信号DIEはDDR-SDRAM1にライトコマンドによる書込み動作の指示 の後にローレベルからハイレベルにアサートされる。こ のように、差動入力バッファ30はライトコマンドによ る書込み動作の指示の後、活性化されるから、書き込み 動作が指示される前に差動入力バッファ30は無駄に電 力を消費しない。更に、前記バンクアクティブコマンド 30 又はリードコマンドを受け付けても非活性状態のデータ 入力バッファの状態は不変である。バンクアクティブコ マンドやリードコマンドによる指示では差動入力バッフ ァ30を活性化しないから、バンクアクティブの後、全 くライトコマンドが指示され無ければ、差動入力バッフ ァ30では何ら無駄な電力消費は行われない。

【0062】図5には前記SSTLに準拠した差動入力 バッファの別の例として前記データストローブ部信号D QSの差動入力バッファが示される。この差動入力バッ 子を相互に接続して構成される。即ち、一方の差動増幅 回路は、pチャンネル型MOSトランジスタMp11, Mp 1 2から成るのカレントミラー負荷、πチャンネル 型差動入力MOSトランジスタMn13、Mn14、及 びnチャンネル型パワースイッチMOSトランジスタM n15とから成る。MOSトランジスタMn13のゲー トが反転入力端子、MOSトランジスタMn14のゲー トが非反転入力端子になる。他方の差動増幅回路は、p チャンネル型MOSトランジスタMp21, Mp22か

MOSトランジスタMn23, Mn24、及びnチャン ネル型パワースイッチMOSトランジスタMn25とか ら成る。MOSトランジスタMn23のゲートが反転入 力端子、MOSトランジスタMn 24のゲートが非反転 入力端子になる。

16

【0063】前記差動入力MOSトランジスタMn13 とMn24のゲートにはデータストローブ信号DQSが 入力され、前記差動入力MOSトランジスタMn14と Mn23のゲートには基準電圧VREFが入力され、こ れにより、それぞれに差動増幅回路のシングルエンドの 出力ノードに接続されたCMOSインバータ41,42 から、データストローブ信号DQSに対する相補レベル の内部クロック信号DSCLKT、DSCLKBを得る ことができる。

【0064】 DSENは差動入力バッファ40のイネー ブル制御信号であり、前記パワースイッチMOSトラン ジスタMn15、MN25のゲートに供給される。 イネ ーブル制御信号DSENのハイレベルによって差動入力 バッファが活性化される。この活性状態において差動増 幅回路には動作電流が流れ、基準電圧VREFを中心に 端子DQSの信号レベルとの微小電位差を即座に増幅す る。差動増幅故に、端子DQSからの信号入力動作は高 速である。前記イネーブル制御信号DSENのローレベ ルによって差動入力バッファが非活性化される。差動入 カバッファの非活性状態において差動増幅回路で電力消 費はない。

【0065】《データ入力回路》図6にはDR-SDR AM1のデータ入力回路3の一例が示される。初段には 図4で説明したSSTL仕様の差動入力バッファ30が 配置される。差動入力バッファ30は、データストロー ブ信号DQSの立ち上がり及び立ち下がりの各エッジに 同期して供給される書込みデータを入力する。差動入力 バッファ30の次段には、前記データストローブ信号の 半サイクル単位で供給されるデータを前記データストロ ーブ信号の1サイクル単位で並列させてラッチするラッ チ回路50が設けられている。このラッチ回路50は、 例えば、データストローブ信号の立ち上がり変化に同期 して差動入力バッファ30の出力データをラッチする第 1のデータラッチ回路50Aと、データストローブ信号 ファ40は、一対の差動増幅回路の異なる極性の入力端 40 の立ち下がり変化に同期して差動入力バッファ30の出 カデータをラッチする第2のデータラッチ回路50日 と、データストローブ信号の立ち下がり変化に同期して 第1のデータラッチ回路50Aの出力データをラッチす る第3のデータラッチ回路50Cとを有する。前記デー タラッチ回路50A~5Cは夫々マスタ・スレーブ型ラ ッチ回路(MSFF)によって構成され、データラッチ 回路50AはDSCLKTをマスタ段のラッチクロッ ク、DSCLKBをスレーブ段のラッチクロックとし、 データラッチ回路50B、50CはDSCLKBをマス ら成るのカレントミラー負荷、nチャンネル型差動入力 50 夕段のラッチクロック、DSCLKTをスレープ段のラ

ッチクロックとする。 前記ラッチクロックDSCLK T. DSCLKBはデータストローブ信号DQSに同期 して変化される信号である。

17

【0066】前記ラッチ回路50の並列出力データDI NRj, DINFjは夫々セレクタラッチ回路51、5 2に供給される。セレクタラッチ回路51,52は並列 出力データDINRj又はDINFjの何れか一方を、 信号DICYOの値に応じて選択し、選択したデータを クロック信号DICLKに同期してラッチする。 信号D ICY0は外部からカラムアドレスラッチ7に供給され 10 るカラムアドレス信号 (バースト書き込みの先頭アドレ ス)の最下位ビットAY0の論理値に応ずる信号であ り、セレクタラッチ回路51はDICYO(=AYO) =0のときDINRjを選択し、DICYO(=AY 0) = 1のときDINFjを選択する。セレクタラッチ 回路52の選択制御はそれとは逆である。したがて、最 初に入力される書込みデータのカラムアドレスの最下位 ビットの論理値に拘わらず、最下位ビットの論理値が "0"のデータはセレクタラッチ回路51に、"1"の データはセレクタラッチ回路52にラッチされる。

【0067】前記セレクタラッチ回路51の出力は、前 記入出力バス2に含まれる信号線DINBYOBjを介 して、前記カラムアドレス信号の最下位ビットが論理値 "0"であるデータに応ずるデータ格納領域に割当てら れている各メモリバンクのメモリアレイに接続される。 セレクタラッチ回路52の出力は、前記入出力バス2に 含まれる信号線DINBYOTjを介して、前記カラム アドレス信号の最下位ビットが論理値"1"であるデー 夕に広ずるデータ格納領域に割当てられている各メモリ バンクのメモリアレイに接続される。

【0068】図7にはセレクタラッチ回路とメモリバン クのメモリアレイとの接続態様が概略的に示されてい る。 図7には各メモリバンクに1個のメモリマットMA Tが例示され、各メモリマットMATのメモリアレイY OBはカラムアドレスの最下位ビットの論理値が "O" のデータ格納用であり、メモリアレイYOTはカラムア ドレスの最下位ビットの論理値が"1"のデータ格納用 である。WAmpはメモリアレイ毎のライトアンプであ り、対応するデータ入出力回路DIOO~DIO3に含 まれている。YIOWYOTO~YIOWYOT3, Y 40 IOWYOBO~YIOWYOB3はメモリアレイ毎の ライトアンプWAmpの活性化制御信号である。

【0069】上記データ入力回路3の説明から理解され るように、DDR-SDRAM1において、クロック信 号CLKに同期するデータストローブ信号DQSの立ち 上がり及び立ち下がりの双方に同期して外部からデータ が入力されるが、DDR-SDRAM1の内部の書込み 動作はクロック信号CLKの周期を最小単位として行わ れる。特に詳細な説明は省略するが、データ読み出し動 作に関しても、SDRAMの内部動作タイミングと外部 50 ト型のフリップフロップから成り、Sはセット端子、R

への出力動作タイミングとの関係は同じである。

【0070】《DDR-SDRAMの制御回路》図8に はDDR-SDRAMの制御回路12の前段、図9には 同じく制御回路12の後段、の詳細な一例がライト制御 系を主体として示される。

【0071】図8のCLK入力バッファ60、コマンド 系入力バッファ61、及びDQS入力バッファ40は前 記SSTL仕様の差動入力バッファである。DQS入力 バッファ40は図5に例示される通りであり、CLK入 カバッファ60はCLK、CLKbを差動入力とする差 動増幅回路を初段の差動入力バッファとして備え、動作 電源の投入によって活性化され、パワーダウンモードの 指示に応答して非活性化される。コマンド系入力バッフ ァ61は図4の差動入力バッファと同様に構成される が、動作電源の投入によって活性化され、パワーダウン モードの指示に応答して非活性化される。

【0072】CLK入力バッファ60の出力は1ショッ トパルス発生回路62に供給され、これによって各種内 部クロック信号ACLKB, BCLKB, CCLKB, 20 DCLKBが生成される。

【0073】コマンド系入力バッファ61に入力された 各種信号CSb, RASb, CASb, WEbはコマン ドデコード回路63でデコードされ、前述の動作モード に応じた内部制御信号が生成される。ACTiはバンク アクティブコマンドによってバンクアクティブが指示さ れたとき、バンク選択信号で選択されているバンクを活 性化する制御信号である。 サフィックス i はバンク番号 を意味する。サフィックスiの意味は他の信号も同様と する。WT、WTYはライトコマンドによる書込み動作 30 の指示に応答して活性化される。WTYはWTに比べて 活性化タイミングが早い。信号WTL2はシフトレジス タ64Aによって信号WTを遅延させた信号である。R Dはリードコマンドによってリード動作が指示されたと き活性化される。PRE i は前記プリチャージコマンド によってプリチャージが指示されたとき、バンク選択信 号で選択されているバンクを活性化する制御信号であ

【0074】RWWiは書込み動作が指示されたときの カラム選択系基準制御信号であり、メモリバンク毎の信 号とされる。書込み動作においてカラム選択タイミング はライトコマンドの指示から2クロックサイクル後とさ れているから、信号RWWiはシフトレジスタ回路64 Bで遅延され、遅延された信号RWW2iから内部クロ ック信号BCLKBに同期したワンショットパルスの信 号RWiがワンショットパルス発生回路64Cから出力 される。

【0075】前記コマンドデコード回路63によるデコ ード結果は、図9のモードステート回路66の各種フラ グ (RSFF) に反映される。フラグはセット・リセッ はリセット端子を意味する。BAi(i=0~3)はア クティブな状態が指示されているメモリバンクを示す。 BENDはバースト動作の終了を示す信号でり、BBi はバースト書込み動作中であることを示す信号である。 信号BWTY, BDRY, BBY i は信号BWT, BR D, BBNiをクロック信号BCLKBに同期してラッ チした信号である。前記信号BBiを基に生成されるカ ラムステート信号BBY i に基づいてライトパルス発生 回路67がバンク別にメモリアレイの前記選択信号YI OWYOTO~YIOWYOT3, YIOWYOBO~ 10 YIOWYOB3を生成する。ライトクロックDICL Kは信号RWWSTORをクロック信号DCLKBに同 期してラッチした信号である。

【0076】図10にはカラムアドレス入力系のブロッ ク図が示される。アドレスバッファ5は前記SSTL仕 様の差動入力バッファである。アドレスバッファ5は図 4の差動入力バッファと同様に構成されるが、動作電源 の投入によって活性化され、パワーダウンモードの指示 に応答して非活性化される。カラムアドレスラッチ7は マスタ・スレーブ型のラッチ回路70、シフトレジスタ 20 回路71、及びマルチプレクサ72を有する。メモリセ ルに対する書込みを書込みコマンドによる書込み動作の 指示からクロック信号CLKの2サイクル以降とするた めに、書込み動作が指示されている場合には、シフトレ ジスタ回路71で遅延されたアドレス信号がマルチプレ クサ72で選択される。読み出し動作が指示されている 場合にはマルチプレクサ72はラッチ回路70の出力を 直接選択する。カラムアドレスカウンタ10はYCLK に同期してインクリメント動作を行なう。バーストエン ーストスタートアドレスに対してカラムアドレスカウン タ10の出力アドレスがバースト数に達したとき、バー ストエンド信号BENDをアサートする。

【0077】前記ラッチ回路70とは別にスタートアド レスラッチ回路74を有し、カラムアドレスの最下位じ ットAY0を保持する。これに保持された信号CAY0 Wの論理値に応じた選択信号DICYOが前記クロック 信号DICLKに同期してワンショットパルス生成回路 75で生成される。

【0078】ここで制御回路12におけるデータ書込み 40 の為の構成を整理して説明する。書込みコマンドによっ て書込み動作が指示され、信号WTYがパルス変化され ると、クロックBCLKBに同期してその信号WTYが ラッチ回路65Aにラッチされ、データ入力バッファ3 Oのイネーブル信号DIEがハイレベルにアサートされ る。この後、データストローブ信号DQSに同期して供 給される書込みデータは、図8に例示されるように、入 カバッファ40から出力される信号DSCLKT, DS CLKBに同期してラッチ回路50入力される。ラッチ 回路50から並列に出力されたデータを入力する前記セ 50 ある。

レクタラッチ回路51,52(図6参照)の選択動作及 びラッチ動作を制御するタイミング信号DICLKは図 9のライト系デコード回路65Bで生成される。セレク タラッチ回路51,52から前記タイミング信号DIC LKに同期して入出力バス2に供給されるデータの書込 みアドレス制御の為のカラムクロック信号YCLKが図 8のコマンドデコード回路63内のデコードロジック6 5Cから出力される。このカラムクロック信号YCLK に同期して書込みデータがカラムアドレスに書き込まれ ていく。バースト数分の書込みデータのアドレスカウン ト動作の終了は図10のバーストエンド検出回路73で 検出され、バーストエンド信号BENDがパルス変化さ れる。この変化は、バースト書込みの最後の書込みカラ ムアドレスの発生が確定する状態であり、カラムアドレ ス系動作上、書込み動作の終了と等価である。この変化 に同期して図9のモードステート回路66から出力され る信号BWTがネゲートされ、これを受けるラッチ回路 65Aは、データ入力バッファ30のイネーブル信号D IEをネゲートする。これによって、差動入力バッファ 30は、そのパワースイッチMOSトランジスタMn5 (図4参照)がオフ状態にされて非活性化される。 【0079】《DDR-SDRAMの書込み動作タイミ

20

ング》図11にはDDR-SDRAM1におけるバース ト数4の書込み動作タイミングが例示されている。 【0080】時刻t0にクロック信号CLKに同期して ロウアドレスストローブ・バンクアクティブコマンド (バンクアクティブコマンドActive)が発行さ れ、ロウアドレス信号 (X-Add) が供給される。 こ のバンクアクティブコマンドにより、選択されたメモリ ド検出回路73はラッチ回路70にプリセットされたバ 30 バンクの信号ACTiがパルス変化され、信号BAiが アサートされる。特に図示はしないが、これによって、 選択されたメモリバンクにおいて、ロウアドレス信号に 応ずるワード線が選択され、当該ワード線に選択端子が 接続されたメモリセルの記憶情報が夫々の相補ビット線 に読出され、センスアンプで増幅される。

> 【0081】時刻t1にクロック信号CLKに同期して カラムアドレス・ライトマンド (Write)が発行さ れ、カラムアドレス信号 (Y-Add) が供給される。 このカラムアドレス・ライトマンドによって順次信号W TY、WT、RWW i がパルス変化され、差動入力バッ ファ30のイネーブル制御信号DIEがハイレベルにア サートされ(時刻t2)、これによって差動入力バッフ ァ30は非活性状態から活性状態にされる。

【0082】このとき、データストローブ信号DQSは 時刻t1の次のクロック信号CLKの立ち上がりエッジ に対して±0.25Tckの許容誤差の範囲内で立ち上 がり変化され、例えば、DQSの立ち上がり及び立ち下 がりの各変化に同期して書き込みデータD1、D2, D 3, D4が供給される。Tckはクロック信号に周期で

【0083】 書き込みデータD1が供給されてきたと き、差動入力バッファ30は既に活性化されており、順 次供給されてくるデータD1~D4は、入力バッファ4 Oから出力される信号DSCLKT, DSCLKBに同 期して、ラッチ回路50に入力される。ラッチ回路50 は時刻t3にD1,D2を並列化して出力し、時刻t4 にD3, D4を並列化して出力する。並列出力されたデ ータに対して、タイミング信号DICLKの最初の変化 (時刻t2a) に同期して信号DICYOの論理値に応 じ前記セレクタラッチ回路51,52(図6参照)によ 10 る入力選択の判定が行われ、その判定結果にしたがって その後のタイミング信号DICLKの変化(時刻t3 a, t4a) に同期して書込みデータがセレクタラッチ 回路51,52から入出力バス2(DINBYOBj, DINBYOTj) に供給される。

21

【0084】入出力バス2に供給された書込みデータに 対するメモリセルへの書込み動作は、時刻t3aの後に なり、カラムクロック信号YCLKに同期して(時刻t 3b) データD1, D2書込み用のカラムアドレス信号 CAaがカラムアドレスカウンタ10から出力される。 カラムクロック信号YCLKの次にパルス変化に同期し て(時刻t4b)データD3, D4書込み用のカラムア ドレス信号CAaがカラムアドレスカウンタ10から出 力される。これによってデータD1, D2及びD3, D 4が所定のメモリセルに書き込まれる。

【0085】バースト数分の書込みデータのアドレスカ ウント動作の終了はバーストエンド検出回路73で検出 され、バーストエンド信号BENDが時刻t5にパルス 変化される。この変化は、バースト書込みの最後の書込 アドレス系動作上、書込み動作の終了と等価であるか ら、この変化に同期して図9のモードステート回路66 から出力される信号BWTがネゲートされ、これを受け るラッチ回路65Aは、データ入力バッファ30のイネ ーブル信号DIEをネゲートする。これによって、差動 入力バッファ30は非活性状態にされる。

【0086】図12には図11の比較例としてSDR-SDRAMの書込み動作タイミングが示されている。S DR-SDRAMは、クロック信号CLKに同期してカ ラムアドレス・ライトコマンドと一緒に書込みデータも 40 できる。 供給される。このため、ライトコマンドによる書込み動 作の指示の後にデータ入力バッファを活性化していたの では間に合わない。このため、バンクアクティブコマン ドによるロウアドレス系動作の指示(信号ACTiのパ ルス変化) に同期して、データ入力バッファのイネーブ ル信号DIOFFがローレベルにアサートされ、これに よってデータ入力パッファが活性化される。この状態 は、次にプリチャージコマンド (Pre) によってプリ チャージ動作が指示される(信号PRE i のパルス変 化)まで維持される。したがって、バンクアクティブの 50 宜変更可能である。また、データ入力バッファのイネー

後にライトコマンドによる書込みが指示されるまで、ま た、ライト動作が終わってプリチャージ動作が指示され るまで、また、バンクアクティブの後にリードコマンド しか発行されずライトコマンドが発行されないとき、デ ータ入力バッファは動作の必要がないから、その間、デ ータ入力バッファが活性化され続けることによって無駄 に電力が消費される。このようなデータ入力バッファの 活性化制御をDDR-SDRAM1にそのまま適用すれ ば、データ入力バッファのSSTLインフェース仕様故 に、図1のDDR-SDRAM1とは比較にならないほ ど多くの電力が無駄に消費されることが予想される。 【0087】図13には本発明をアドレス入力バッファ に適用する場合の動作タイミングチャートが示される。 図13の例は、図1のDDR-SDRAMのアドレス入 カタイミングがコマンド入力からクロック信号CLKの 1サイクル分遅れる仕様を想定したものである。即ち、 図13に例示されるように、バンクアクティブコマンド (Active)の後、クロック信号CLKの1サイク ル遅れてロウアドレスストローブのタイミングとされ、 20 ロウアドレス信号 (X-Add) が供給され、カラムア ドレス·ライトコマンド (Write)の後、クロック 信号CLKの1サイクル遅れてカラムアドレスストロー ブのタイミングとされ、カラムアドレス信号 (Y-Ad d) が供給される。このとき、バンクアクティブの指示 によって信号ACT i がパルス変化されることに同期し て、また、ライトコマンドによるライト動作の指示によ って信号WTがパルス変化されることに同期して、ま た、図示はしないが、カラムアドレス・リードコマンド によるリード動作の指示によってリード信号がパルス変 みカラムアドレスの発生が確定する状態であり、カラム 30 化されることに同期して、夫々アドレス入力バッファの 活性化制御信号AIEをアサートして、アドレス入力バ ッファを活性化する。アドレス入力バッファの非活性化 は、アドレス入力バッファによるアドレス入力動作が完

> 【0088】アドレス入力バッファに対しても動作の指 示の後に活性化する制御を行なえば、SSTL仕様のア ドレス入力バッファで消費される電力を低減することが

了されるタイミングを待って行なえばよく、例えば、カ

ラム系クロック信号CCLKBの所定の変化に同期させ

【0089】以上本発明者によってなされた発明を実施 形態に基づいて具体的に説明したが、本発明はそれに限 定されるものではなく、その要旨を逸脱しない範囲にお いて種々変更可能であることは言うまでもない。

【0090】例えば、動作が指示された後に活性化制御 される入力バッファは、データ及びアドレスの入力バッ ファに限定されず、その他の制御信号の入力バッファで あってもよい。また、SSTL仕様の入力バッファは図 4及び図5で説明した差動入力バッファに限定されず適 ブル制御信号DIEを生成する為の制御論理若しくはそ れを生成する為の中間信号の生成論理は上記に限定され ず、適宜変更可能である。また、SDRAMのデータ入 出力端子の数は16ビットに限定されず、8ビット、4 ビット等であってもよい。また、SDRAMのメモリバ ンクの数、メモリバンクのメモリマット及びメモリアレ イの構成も上記に限定されず適宜変更可能である。

【0091】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるDDR -SDRAMに適用した場合について説明しうたが、本 10 発明はそれに限定されず、例えばDDR-SDRAMを オンチップしたマイクロコンピュータやシステムLSI 若しくはアクセラレータなどと称される半導体装置にも 広く適用する事ができる。

[0092]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0093】すなわち、メモリ部への書込みデータを入 カ可能なデータ入力バッファを有する半導体装置におい 20 て、前記メモリ部に対する書込み動作の指示を受けた後 に、データ入力バッファを非活性状態から活性状態に変 化させる。前記データ入力バッファは、例えばSSTL 規格に準拠したインタフェース仕様を有する差動入力バ ッファであり、その活性状態において貫通電流を流し、 小振幅信号の微小な変化にも即座に追従して信号を入力 する。そのような入力バッファは前記メモリ部に対する 書込み動作の指示を受けて初めて活性状態にされるか ら、書き込み動作が指示される前に予めデータ入力バッ ファが活性状態にされて消費される無駄な電力消費を低 30 る。 減することができる。

【0094】前記半導体装置の好適な例であるSDRA Mの場合、バンクアクティブコマンドやリードコマンド による指示ではデータ入力バッファを活性化しないか ら、バンクアクティブの後、全くライトコマンドが指示 され無ければ、データ入力バッファでは何ら無駄な電力 消費は行われない。

【0095】前記データ入力バッファと同様の観点に立 った入力バッファ制御をアドレス入力バッファ等にも適 用することができる。前記バンクアクティブコマンド、 前記リードコマンド又は前記ライトコマンドを受け付け た後に、前記アドレス入力バッファを非活性状態から活 性状態に変化させ、その後、前記クロック信号に同期す る一定サイクル期間の経過を待ってアドレス入力バッフ アを活性状態から非活性状態に変化させる。

【0096】以上より、データ入力バッファなどの外部 インタフェースバッファによる電力消費を低減可能な半 導体装置を提供することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の一例であるDDR- 50 10 カラムアドレスカウンタ

SDRAMを示すブロック図である。

【図2】SSTL2 (クラスII) の回路構成例を示す 回路図である。

24

【図3】 SSTL2 (クラス2) における信号の規格を 例示する説明図である。

【図4】SSTLに準拠した差動入力バッファの具体例 であるデータ入力回路の入力初段バッファを示す回路図 である。

【図5】SSTLに準拠した差動入力バッファの別の例 としてデータストローブ信号DQSの差動入力バッファ を示す回路図である。

【図6】DR-SDRAM1のデータ入力回路の一例を 示すブロック図である。

【図7】セレクタラッチ回路とメモリバンクのメモリア レイとの接続態様を概略的に示す説明図である。

【図8】DDR-SDRAMの制御回路の前段をライト 制御系を主体として示すブロック図である。

【図9】DDR-SDRAMの制御回路の後段をライト 制御系を主体として示すブロック図である。

【図10】カラムアドレス入力系を例示するブロック図

【図11】DDR-SDRAM1におけるバースト数4 の書込み動作タイミングを例示するタイミングチャート

【図12】図11の比較例としてSDR-SDRAMの 書込み動作タイミングを示すタイミングチャートであ る。

【図13】本発明をアドレス入力バッファに適用する場 合の動作タイミングを例示するタイミングチャートであ

【符号の説明】

1 DDR-SDRAM

BNK0~BNK3 メモリバンク

MC メモリセル

WL ワード線

BL ピット線

DIOO~DIO3 データ入出力回路

RDECO~RDEC3 ロウデコーダ

CDEC0~CDEC3 カラムデコーダ

40 2 入出力バス

3 データ入力回路

4 データ出力回路

DQ0~DQ15 データ入出力端子

A0~A14 アドレス入力端子

5 アドレスバッファ

6 ロウアドレスラッチ

7 カラムアドレスラッチ

8 バンクセレクタ

9 モードレジスタ

12 制御回路

CLK, CLKb クロック信号


DQS データストローブ信号

30 差動入力バッファ

Mn5 パワースイッチMOSトランジスタ

VREF 基準電圧

【図1】



DIE イネーブル制御信号

50 ラッチ回路

50A 第1のデータラッチ回路


50B 第2のデータラッチ回路

50C 第3のデータラッチ回路

51,52 セレクタラッチ回路

【図2】

26




【図3】

Δ⊨1V/m

DQ0~DQ15

233


VIEmin=VREF+0.35V




【図4】

【図6】


∆t=1V/as




【図5】




【図7】




【図8】





【図9】



【図10】







フロントページの続き

(72)発明者 宮下 広基

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72) 発明者 柴田 健

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 堀口 真志

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

Fターム(参考) 5B024 AA01 BA29 CA07 CA11